PATENT ABSTRACTS OF JAPAN

(11)Publication number :

07-086874

(43)Date of publication of application: 31.03.1995

(51)Int.Cl.

H03H 11/12 H03H 11/04

(21)Application number: 05-230093

(71)Applicant:

HITACHI LTD

(22)Date of filing:

16.09.1993


(72)Inventor:

TANBA HIROKO YAMAKIDO KAZUO

(54) VARIABLE CAPACITY CIRCUIT AND ANALOG FILTER CIRCUIT

PURPOSE: To prevent the variance of the cut-off frequency despite the variance of capacity or the resistance value by using the mirror capacity seeming like double gain of an operational amplifier as the capacity of a CR filter circuit and by controlling the

gain of the operational amplifier. CONSTITUTION: The mirror capacity consists of an operational amplifier 30 and a capacitor element 4' which is connected between an output terminal and an inverted input terminal of the amplifier 30. A 1st terminal T1 and a 2nd terminal T2 of a variable capacitor circuit 40 are connected to a resistor R and an AC ground potential respectively. The cut-off frequency of a CR filter circuit is shown as fc=1/2pGCR and can be kept constant by controlling the gain G of the amplifier 30 so as to set the overall apparent CR value of the circuit 40 at a prescribed level despite the variance of the capacitor value C of the element 4' included in the circuit 40. The gain of the amplifier 30 can be controlled by an existing gain control method like the control of current of a constant current source included in the amplifier 30, etc.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-86874

(43)公開日 平成7年(1995)3月31日

(51) Int.Cl.⁶

庁内整理番号 識別記号

FΙ

技術表示箇所

H03H 11/12 11/04 B 8628-5J G 8628-5J

審査請求 未請求 請求項の数3 OL (全 6 頁)

(21)出願番号

(22)出廣日

特顯平5-230093

平成5年(1993)9月16日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 丹場 裕子

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72)発明者 山木戸 一夫

東京都青梅市今井2326番地 株式会社日立

製作所デパイス開発センタ内


(74)代理人 弁理士 大日方 富雄

(54) 【発明の名称】 可変容量回路およびアナログフィルタ回路

(57)【要約】

【構成】 CRフィルタ回路の容量として、オペアンプ の利得倍に見えるミラー容量を用い、オペアンプの利得 を制御することにより見かけ上の容量値を調整するよう にした。

【効果】 オペアンプの利得を制御することによりCR フィルタ回路の容量の値を調整することができるため、 半導体基板上に形成された容量素子の値がばらついても フィルタ回路のカットオフ周波数を一定に調整すること できる。



【特許請求の範囲】

【請求項1】 演算増幅器と該演算増幅器の出力端子と いずれか一方の入力端子との間に接続された容量素子と を含み、該演算増幅器の利得を制御することにより上記 容量素子の演算増幅器の入力端子側の電極が接続された 第1の端子から見た容量値が可変となるようにされ、上 記演算増幅器の上記容量素子が接続されていない側の入 力端子を第2の端子としたことを特徴とする可変容量回

【請求項2】 抵抗素子と容量素子とを含むアナログフ ィルタ回路において、上記容量素子として請求項1記載 の可変容量回路を用い、その第1の端子を上記抵抗秦子 の一方の端子に、また上記第2の端子を交流的接地電位 もしくは定電位にそれぞれ接続してなることを特徴とす るアナログフィルタ回路。

【請求項3】 モニタ用のフィルタ回路と、該フィルタ 回路のカットオフ周波数が所望の値になるように内部の 演算増幅器の利得を制御するフィードバック回路とから なる利得制御回路を備え、このモニタ用のフィルタ回路 の利得制御信号と同一の信号により、上記可変容量回路 内の演算増幅器の利得を制御するように構成されている ことを特徴とする請求項2記載のアナログフィルタ回 路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は信号処理技術さらにはア ナログフィルタ回路およびそれに利用して好適な可変容 量回路に関し、特に半導体集積回路化するのに好適なア ナログフィルタ回路に関する。

[0002]

【従来の技術】従来、半導体集積回路化されたアナログ フィルタ回路として容量と抵抗とを用いた図8に示すよ うなCRフィルタ回路が知られている。図8のフィルタ 回路は、アナログ入力端子Ainと演算増幅器(以下、 オペアンプと称する) 3 の非反転入力端子との間に、入 力抵抗 1 と C R 回路 2 とを接続し、上記オペアンプ 3 の 出力信号を反転入力端子にフィードバックするととも に、オペアンプ3の出力端子とCR回路2の入力端子と の間には上記CR回路2内の容量素子の2倍の容量値を 有する容量素子4を接続したもので、カットオフ周波数 40 がf c=1/2πCRで示されるような特性を有する。

[0003]

【発明が解決しようとする課題】しかしながら、上述し た技術には、次のような問題のあることが本発明者らに よってあきらかとされた。すなわち、上記フィルタ回路 を半導体集積回路化した場合、製造ばらつきによりCR 回路2を構成する容量と抵抗の値がそれぞれ20%,3 0%程度変動してしまい、これによってカットオフ周波 数fcがばらついてしまうというものである。

【0004】この発明の目的は、半導体集積回路化され 50

た場合に、容量や抵抗の値がばらついてもカットオフ周 波数がばらつかないようなアナログフィルタ回路および それに適した可変容量回路を提供することにある。本発 明の他の目的は、カットオフ周波数を回路の用途に応じ て調整可能なアナログフィルタ回路を提供することにあ る。この発明の前記ならびにそのほかの目的と新規な特 徴については、本明細書の記述および添附図面から明ら

[0005]

かになるであろう。

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を説明すれば、下記のと おりである。すなわち、CRフィルタ回路の容量とし て、オペアンプの利得倍に見えるミラー容量を用い、オ ペアンプの利得を制御することにより見かけ上の容量値 を調整するようにしたものである。

[0006]

【作用】上記した手段によれば、オペアンプの利得を制 御することによりCRフィルタ回路の容量の値を調整す ることができるため、半導体基板上に形成された容量素 子の値がばらついてもフィルタ回路のカットオフ周波数 を一定に調整することできるようになる。

[0007]

30

【実施例】図1には、本発明に係るアナログフィルタ回 路に利用して好適な可変容量回路の第1の実施例とその 等価回路が示されている。図1の可変容量回路は、オペ アンプ30とその出力端子と反転入力端子との間に接続 された容量素子4'とによりミラー容量を構成したもの で、オペアンプ30の利得をG、容量素子4'の容量値 をC、容量素子4'が接続された第1の端子T1の電圧 をv1、オペアンプ3の非反転入力端子が接続された第 2の端子T2の電圧をv2とすると、第1の端子T1から 見た回路のインピーダンスZは、

 $Z = (v_1 - v_2) / i = 1 / (1 + G) C$ で表わされる。これより、図1の可変容量回路の見かけ 上の容量値は、容量素子4′の容量値Cの(1+G)倍 となる。従って、オペアンプ30の利得Gを制御するこ とにより回路の見かけ上の容量値を調整できることが分 かる。

【0008】図2には、本発明に係るアナログフィルタ 回路に利用して好適な可変容量回路の第2の実施例とそ の等価回路が示されている。図2の可変容量回路は、図 1の可変容量回路の第1の端子T1に、さらに容量素子 4"とオペアンプ31とからなるミラー容量を接続した もので、オペアンプ31の利得を2とすることで、回路 全体としての見かけ上の容量値は、容量素子4', 4" の容量値CのG倍(Gはオペアンプ30の利得)とな り、図1の回路に比べて容量値の調整が容易な構成とな っている。なお、半導体集積回路では同一チップ上の容 量素子や抵抗素子の比は比較的精度良く形成できるた め、上記容量素子4'の容量値と4"の容量値はほぼ等

しくすることができ、回路全体としての見かけ上の容量 値GCのばらつきは極めて小さいものとなる。

【0009】図3には、本発明に係るアナログフィルタ 回路に利用して好適な可変容量回路の第3の実施例とそ の等価回路が示されている。図3の可変容量回路は、利 得が1のオペアンプ31の出力端子と非反転入力端子と の間に容量素子4'を接続し、オペアンプ31の反転入 力端子には、非反転入力端子がオペアンプ31の非反転 入力端子と共に第1の端子T1に接続されてなる利得G のオペアンプ30の出力端子を接続したもので、回路全 10 体としての見かけ上の容量値は、容量素子4'の容量値 CのG倍となり、容量値の調整が容易な構成となってい

【0010】図4には、図3に示されている可変容量回 路40を容量素子として用いたCRフィルタ回路の一実 施例とその等価回路が示されている。この場合、可変容 量回路40の第1の端子Tιが抵抗Rの側に接続され、 第2の端子T2は交流的接地電位に接続される。このC Rフィルタ回路のカットオフ周波数は f $c = 1/2\pi G$ CRで示めされるので、図3の可変容量回路内の容量素 子4'の容量値Cがばらついてもオペアンプ30の利得 Gを制御して回路全体としての見かけ上のCR値が所定 の値になるように調整することにより、カットオフ周波 数を一定にできることが分かる。オペアンプ30の利得 の制御は、例えばオペアンプ内の定電流源の電流を制御 する方法等公知の利得制御方法を応用することによって 可能である。

【0011】図5には、図8に示されているCRフィル タ回路を構成する容量素子として、図3に示されている 可変容量回路を用いた実施例とその等価回路が示されて 30 いる。図5中において、破線で囲まれている回路40, 41がそれぞれ図8における容量素子に相当する。可変 容量回路40,41内の容量素子4'と4"の容量値は 素子4"が素子4'の2倍の大きさとなるように形成さ れる。この実施例のフィルタ回路にあっては、可変容量 回路内にオペアンプを有するため、その利得が大きくな るように設計してやれば、図8の回路に比べて各容量素 子の値つまり素子のサイズを小さくしても同等の性能を 得ることができる。従って、素子数は図8の回路に比べ て多いが、回路全体の面積は図5の回路の方が小さくす 40 ることができる。図5のフィルタ回路では、次段の回路 の入力インピーダンスが高い場合にオペアンプ3を省略 することもできる。

【0012】図6には、CRフィルタ回路とその利得を 制御する利得制御回路7とを備えた本発明の他の実施例 が示されている。この実施例の利得制御回路7は、モニ タ用のフィルタ回路(図示省略)と、そのフィルタ回路 のCR積をモニタしてカットオフ周波数が所望の値にな るように内部のオペアンプの利得を制御するフィードバ ック回路を備えており、このモニタ用のフィルタ回路の 50 ーズ等のプログラム可能な素子を含むような調整回路か

利得制御信号と同一の信号により、可変容量回路40, 41内のオペアンプ30および31の利得を制御するよ うに構成されている。なお、図6の実施例におけるCR フィルタ回路の部分は図5の実施例におけるオペアンプ 3を省略したものと同一の構成である。

【0013】図7には、図4および図5に示されている フィルタ回路(ロウパスフィルタ)の応用例としての無 線通信システムが示されている。同図において、50は マイクロホンMPとスピーカSPKに接続され音声信号 と電気信号との間の変換およびアナログ信号とディジタ ル信号との間の変換を行なう音声コーデック、60は時 分割処理や誤り訂正の符号の生成およびチェック、送受 信フレームの組立ておよび解析等を行なうチャンネルコ ーディング回路、70は送受信信号の変調、復調を行な うモデム(変復調回路)である。

【0014】上記音声コーデック50は、ロウパスフィ ルタ51,52と、A/D変換器53、D/A変換器5 4と、コーダー55、デコーダー56等から構成されて いる。また、上記モデム70は、ロウパスフィルタ7 1, 72と、D/A変換器 73、A/D変換器 74と、 変調器75、復調器76等から構成されている。特に制 限されないが、上記音声コーデック50とチャンネルコ ーディング回路60とモデム(変復調回路)70は、各 々1つの半導体チップ上に形成されてそれぞれが半導体 集積回路化されている。なお、図7において、81は送 受信用のアンテナ、82は送信用のパワーアンプ、83 はキャリア信号を発生するシンセサイザ、84a,84 bは送受信信号に上記キャリア信号を合成する加算器で ある。

【0015】この実施例では、上記ロウパスフィルタ5 1,52や71,72として、図4および図5に示され ているフィルタ回路が使用されており、音声コーデック 50やモデム70内には、上記各ロウパスフィルタ5 1,52や71,72の利得を制御するための信号を発 生する利得制御回路57や77が設けられている。しか も、利得制御回路57はロウパスフィルタ51と52に 対して共通に設けられ、利得制御回路77はロウパスフ ィルタ71と72に対して共通に設けられている。同一 半導体チップ上の容量素子や抵抗素子の比は比較的精度 良く形成できるため、利得制御回路57や77を同一チ ップ上の複数のフィルタ回路に対して共通に設けてもそ れぞれのカットオフ周波数を精度良く一定に制御するこ とができる。また、実施例のように利得制御回路を共通 化することにより、占有面積の増加を抑えることができ

【0016】なお、上記利得制御回路57や77は、図 6 の実施例で説明したようなモニタ用のフィルタ回路と フィードバック回路を含むものであっても良いし、外部 からの設定信号あるいは同一チップ上に設けられたヒュ 5

らの信号に基づいて、オペアンプに対する利得制御信号を発生するようなものであっても良い。さらに、図7に示されている無線通信システムは、上記音声コーデック50、チャンネルコーディング回路60およびモデム(変復調回路)70と、これらを統括的に制御するマイクロコンピュータとによって構成されてもよい。

【0017】以上説明したように、上記実施例は、CRフィルタ回路の容量として、オペアンプの利得倍に見えるミラー容量を用い、オペアンプの利得を制御することにより見かけ上の容量値を調整するようにしたので、オペアンプの利得を制御することによりCRフィルタ回路の容量の値を調整することができるため、半導体基板上に形成された容量素子の値がばらついてもフィルタ回路のカットオフ周波数を一定に調整することできるという効果がある。また、用途に応じて外部からカットオフ周波数を変更することもできるようになる。

【0018】以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば本発 20明は、図5の2次のバターワース・ローパスフィルタ以外の方式にも適用可能である。また、図7の実施例における音声コーデック50とチャンネルコーディング回路60とモデム(変復調回路)70は、1つの半導体チップ上に形成することが可能であり、しかもその場合、利得制御回路57と77を1本化することができる。以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるフィルタ回路に適用した場合について説明したが、本発明は容量素子を有するアナログ集積回路一般に利用することができる。 30

[0019]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 のとおりである。すなわち、半導体集積回路化された場 合に、容量や抵抗の値がばらついてもカットオフ周波数 がばらつかないアナログフィルタおよび用途に応じてカットオフ周波数を制御可能なアナログフィルタを容易に 実現することができる。

【図面の簡単な説明】

【図1】本発明に係る可変容量回路の第1の実施例とそ の等価回路を示す回路図、

【図2】本発明に係る可変容量回路の第2の実施例とその等価回路を示す回路図、

【図3】本発明に係る可変容量回路の第3の実施例とそ の等価回路を示す回路図、

【図4】図3に示されている可変容量回路を容量素子と して用いたCRフィルタ回路の一実施例とその等価回路 を示す回路図、

【図5】図3に示されている可変容量回路を容量素子と して用いたCRフィルタ回路の他の実施例とその等価回 路を示す回路図、

【図6】図3に示されている可変容量回路を容量素子と して用いたCRフィルタ回路とその利得制御回路とを備 えた実施例を示す回路図、

20 【図7】図4および図5に示されているCRフィルタ回路の応用例としての無線通信システムの構成例を示すブロック図、

【図8】従来のCRフィルタ回路の一例を示す回路図で ある。

【符号の説明】

3, 30, 31 演算増幅器 (オペアンプ)

4, 4', 4" 容量素子

40,41 可変容量回路

50 音声コーデック

30 60 チャンネルコーディング回路

70 モデム (変復調回路)


51, 52, 71, 72 ロウパスフィルタ

53,74 A/D変換器

54,73 D/A変換器

57,77 利得制御回路

【図3】



[図2]

